Память ИИ-ускорителей может стать экономнее в 17 раз: AMD кладёт DRAM на вычислительный кристалл

Так решают, чем кормить ИИ-ускорители после нынешнего HBM. Память упёрлась в габарит и в энергию переезда данных, и AMD показывает, куда идти дальше.

Компания сравнила два способа доставки данных в ускоритель. Сегодняшний HBM ставит стек DRAM рядом с процессором и соединяет его сквозными TSV и микробампами. Перспективная 3D DRAM ложится прямо над вычислительным кристаллом и садится на него медь в медь: поверхности кремния почти плоские, поэтому контакты встают плотнее.

Это оценка, а не спецификация. Коммерческой 3D DRAM у AMD нет. Путь к 17 разам упирается в тепло, точность гибридной пайки и выход годных.

Раньше выигрыш добывали внутри старой схемы. HBM4 на микробампах поднял полосу вдвое против HBM3E и прибавил больше 40% энергоэффективности, не выйдя из 775 микрон общей толщины — это потолок по JEDEC. Место в стопке кончается: в те же 775 микрон SK hynix уже укладывает 16 слоёв.

В своём железе AMD гибридную пайку применяет, но не к памяти. В ускорителе MI455X вычислительные кристаллы соединены именно так, а память осталась обычной: 12 стеков HBM4 на упаковке, 432 ГБ при 23,3 ТБ/с.

Сроки называет не AMD. На Hot Chips 2026 вице-президент SK hynix America Джэсик Ли сказал 23 августа, что для HBM4E гибридная пайка не готова и остаётся исследовательской стадией. Первое поколение внедрения — HBM5, массовое производство ждут около 2029-2030 годов.

Деньги пока идут мимо новой технологии. Около 70% заказов Nvidia под поколение Vera Rubin поставляются на технологии MR-MUF, а не на гибридной пайке.

Ближайшая проверка обещания придёт с HBM5, где гибридную пайку ждут в массовом производстве около 2029-2030 годов.